Best Available Cor

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

55-034537

(43) Date of publication of application: 11.03.1980

(51)Int.Cl.

H03K 13/05

(21)Application number : 53-106676

(71)Applicant: FUJITSU LTD

(22) Date of filing:

31.08.1978

(72)Inventor: OHATA MICHINOBU


MATSUMURA TOSHIHIKO

TSUDA TOSHITAKA ISHIKAWA TAMOTSU

(54) CASCADE TYPE CURRENT DIVISION CIRCUIT

(57)Abstract:

PURPOSE: To reduce the trouble for adjustment of the current division circuit by securing the cascade type current division transistor or the transistor pair. CONSTITUTION: The properties of each transistor (such as the VBE pair IC properties, β properties, emitter area, etc.) are matched with every pair. And current division transistor pairs (1-1, 1-2), (2-1, 2-2), (3-1, 3-2)... featuring the optional current division ratio determined by the emitter area ratio are given the cascade connection. The basement part of the cascade connection is connected to constant current source 14, and at the same time the bias voltage is applied to each transistor pair via common base bias current sources 5~8 corresponding to each transistor pair. Thus the output



current ratio of each of output terminals 9~12 and 13 features IS/2:IS/4:IS/8:IS/16:IS/16 in case the constant current flowing to source 14 is defined as IS. Then the weighting is given to the binary 4 bits to make transistor pairs conduct, and as a result the current division becomes possible without giving matching to all transistor properties.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19 日本国特許庁 (JP)

⑩特許出願公開

[®] 公開特許公報(A)

昭55—34537

50Int. Cl.3 H 03 K 13/05 識別記号 102

庁内整理番号 7125-5 J

昭和55年(1980) 3月11日 43公開

発明の数 1 審查請求 未請求

(全 4 頁)

匈縦統形電流分割回路

@特 昭53—106676

22出 昭53(1978) 8 月31日

72発 明 老 大畑道信

川崎市中原区上小田中1015番地

富士通株式会社内

@発 明 者 松村俊彦

川崎市中原区上小田中1015番地

富士通株式会社内

⑫発 明 津田俊隆

川崎市中原区上小田中1015番地

富士通株式会社内

明 石川保 ⑫発

> 川崎市中原区上小田中1015番地 富士通株式会社内

の出 願 富士通株式会社

川崎市中原区上小田中1015番地

彻代 弁理士 玉虫久五郎 外3名

1 発明の名称 接続形電流分割回路 2. 特許請求の範囲

1. 複数の電流分割用トランジスタからなり鉄複 数のトランジスタのエミッタ面積比で定まる任意 の電流分割比を有する電流分割回路を複数個具え、 各電流分割回路の任意の一の電流出力を順次下位 の電流分割回路でさらに分割するように縦続に接 祝してなるととを特徴とする継統形電流分割回路。

2前記電流分割用トランジスタがそのエミッタ 回路に直列に抵抗を有することを特徴とする特許 請求の範囲第1項記載の継続形電流分割回路。

3.発明の詳細な説明

本発明は広い範囲の分割比にわたって高精度で 電流を分割できる縦続形電流分割回路に関する。 のである。

延流分割回路は電源から供給される電流を一定 の比率に分割するものであって、ディジタルーア ナログ変換器。アナログーディジタル変換器その

他において広く用いられているものであって、既 に多くの形式のものが知られている。

第1四は一般化した電流分割回路を示したもの である。第1回にかいて11,12,……,10 は分割さ れる電流を示し、一般に電流 I1, I2, ……, In の比 は2進重みづけまたは毎分割に選ばれる。

電流分割回路として従来用いられているものの 数例を第2回ないし第5回に示す。第2回は抵抗 比による電流分割回路の一構成例を示す回路図で : ある。同図において Tri, Tra, Tra, Tra は分 割用トランジスタ、 B1, B2, B3, ……, Bm はそれぞ れ一端を対応する分割用トランジスタのエミッタ に接続された分割用抵抗、 I1, I2, I4, ……, Ja は それぞれ対応する分割用トランジスタのコレクタ に流入する所定の比に分割された電流、 Veof は各 分割用トランジスタの共通のペースパイアスであ る。今、分割用抵抗の他端に共通に一定置圧でを 与えると、分割用抵抗 R1, R2, R4, ……, R4 の比を、 出力電流 I1, I2, I1, ……. In の所望の比に答しく 重みづけすることによって所要の電流分割を行う

特開昭55-34537 (2)

ことができる。この場合、各出力電流の絶対値は、 ベースパイプス Vrof と各分割用抵抗との絶対値に よって定められる。

第3図および第4図はそれぞれエミック国機比 による電流分割回路の一構成例を示す回路図であ る。 両図において Tri, Tra, Tra, Tra は 分割 用トランジスタであって、それぞれ所要の電流分 割比に等しいエミッタ面積比を与えられている。 11, 12, 13, ……, 14 はそれぞれ対応する分割用ト ランジスタのコレクタに流入する所定の比に分割 された電流、Veefは共通のベースパイアスである。 各分割用トランジスタのエミッタ端子は共通に接 続されて、第3図の場合は一定電圧原Vに、第4 図の場合は一定電流源Ipsに接続されている。と の状態では各分割用トランジスタのエミッタにお ける電流治度が希しく与えられ、従って各トラン ジスタのエミッタ電流の比はそのエミッタ面積比 によって定まり、出力電流 I1, I2, I3, ……, In は 所要に分割される。

第5回はトランジスタの数による電流分割回路

の一様成例を示す回路図である。第5図において Tr1-1, Tr2-1, Tr2-2, Tr3-1, Tr3-2, Tr3-4, …… は電流分割用トランジスタであって、それぞれ等しいエミッタ電流密度が 与えられ、従って各トランジスタは等しいエミッタ電流密度が 与えられ、従って各トランジスタ Tr1 のコレクタ電流を I1、トランジスタ Tr2-1, Tr2-2, Tr3-3, Tr3-4 のコレクタ電流を合せて I2、トランジスタ Tr3-1, Tr1-2, Tr3-3, Tr3-4 のコレクタ電流を合せて I3 としたとき電流 I1, I2、I3 の比はそれぞれに属するトランジスタの数によって定まる。第5図に示された方法はモノリシック構成の場合にもディスクリート構成の場合にも等しく適用できる。

このような従来方式の電流分割回路によった場合は、抵抗による電流分割回路では分割用抵抗として電めて高精度のものが必要であり、エミッタの回接、数による電流分割回路では分割数、分割重みづけに応じた数のトランジスタの特性(ベースーエミッタ電圧 Vas 対コレクタ電流 Io 特性、電

流増幅率を特性、エミック面積等)のマッチングが必要であり、このマッチング精度が直接、電流分割精度を左右することになる。特に広範囲な高精度電流分割を行り場合、個別部品で構成する場合はその部品通定が困難になり、またモノリシックICで実現する場合は広い面積にわたってトランジスタ特性を一致させなければならず、チップの歩留りを低下させる等の欠点があった。

本発明は、このような従来技術の欠点を除去する新規な発明であり、その目的は容易に広範囲にわたって高稽度を実現できる総説形電流分割回路を提供することにある。この目的を達成するため、本発明の経説形電流分割回路においては、電流分割用トランジスタまたはトランジスタ対を継続形式に接続することによって調整の手間を大幅に減少したことを特徴とするものである。

以下、実施例について詳細に説明する。

第6図は、本発明の縦続形電流分割回路の一実 旭例の構成を示す回路図である。第6図において (1-1,1-2)。(2-1,2-2)。(5-1,5-2)。(4-1,4-2) はそれぞれ対をなす電流分割用トランジスタであって、各トランジスタの特性(Van 対 Jo 特性、 B 特性、エミッタ面積等)のマッチングは各対をなすトランジスタの間で等しく取られており、 対相互の関では要求されない。各電流分割トランジスタ対は縦続に接続され、その基底部は定電流源 14 に接続されるとともに、各トランジスタ対ごとにそれぞれ対応する共通のベースバイアス電源 5.6.7 および 8 によってバイアス電圧を与えられてい 3 る。また、 9,10,11,12 および 15 は出力端子で

前述のように各トランジスタ対はその特性のマッチングが取られている。従って、各出力端子?。10,11,12 および 15 の出力電流の比は、定電流源 14 に流れる一定電流を I8 としたとき、 ¹⁹ : ¹⁹ : ¹⁹ : ¹⁰ となることは明らかである。 すなわち、第6 図の回路は、出力端子 12,11,10 および 9 の出力電流について 2 進 4 ピットの重みづけがなされており、従ってペースパイアス電源 5,6,7 および 8 を適当に与えて各トランジスタ対を導

特開昭55-34537 (3)

通状態にすることによって電流分割の目的が達成 される。

第7図は、本発明の電流分割回路の他の実施例の構成を示す回路図である。第7図において、(21-1,21-2,21-3),(22-1,22-2),(25-1,25-2)はそれぞれ対をなす電流分割用トランジスタであって、各トランジスタの特性はトランジスタ対21-1,21-2,21-3においては2:1:1に、その他のトランジスタ対においては1:1に選ばれている。1:1をなすトランジスタ対は破綻に接続になれ、トランジスタ 21-1を合せた基底部に定電流 052 が 接続されるとともに、各トランジスタ対 とにそれぞれ対応する共通のベースバイアス電源24,25,26によってバイアス電圧を与えられている。27,28,29,50 および 51 は出力端子である。

各トランジスタ対はその特性のマッチングが収られているから、各出力離子 27、28、29、30 および 31 の出力電流の比は、定電流源 32 に流れる一定電流を I_8 としたとき $\frac{I_9}{2}$: $\frac{I_8}{4}$: $\frac{I_8}{8}$: $\frac{I_8}{16}$: $\frac{I_8}{16}$ となることは明かであり、第7 図の図は解6 図の回路と

同様に、出力端子 50,29,28 および 27 の出力電流について 2 進 4 ピットの重みづけがなされている。従ってベースパイアス電源 24,25,26 を適当に与えて各トランジスタ対を導通状態にすることによって電流分割の目的が遠成される。本実施例は第 6 図の回路と比べて所要トランジスタ数が少くてすむ利点がある。

さらに、モノリシックIC化された場合、マッ

チングを要求されるトランジスタ群の面板が縮小される結果、長期間の動作によるチョブ内温度勾配等に基づくトランジスタミスマョチによって生じる構度の劣化も少い。

なか上述の電流分割回路における各電流分割用トランジスタは、そのエミッタ回路に適当な抵抗を追列に接続してトランジスタの VBB のマッチン・グ循賃その他の目的を達することができ、さらに高性能化を図ることも可能である。

以上説明したように、本発明の縦銃形能流分割 直路によれば、少い数の電流分割用トランタタ を用いて、電流分割直路を構成することができる。 かつ各トランジスタのマッチングは対を構成とる トランジスタのマッチングは対を構成とした がは足りの また使用


の過程に因難を必じるとを実現に あたけでなく、その構造も簡易であって、経済的 にも有利である等多くの点で優れた効果が得られる。

4. 図面の簡単な説明

第1図は一般化した電流分割回路を示す図、第 2図ないし第5図はそれぞれ従来の電流分割回路 の一構成例を示す回路図、第6図シよび第7図は それぞれ本発明の経統形電流分割回路の一実施例 の構成を示す回路図である。

1-1,1-2,2-1,2-2,5-1,5-2,4-1,4-2,21-1, 21-2,21-3,22-1,22-2,25-1,25-2 … 電流分割用トランジスタ、5,6,7,8,24,25,26 … パイアス) 電源、9,10,11,27,28,29,50,31 … 出力端子、 14,52 … 定電流源

> 特許出版人 宮土通株式会社 代理人 弁理士玉島久五郎 (外5名)



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: ____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.